

Лекция 12

Съдържание на Лекция 12

12. Полеви транзистори.

12.1 Полеви транзистори – структура и части на транзистора, съпротивление на канала, класификация на полевите транзистори в зависимост от начин на управление на тока през канала.

12.2 Действие на полеви транзистор с управляващ р-п-преход. Статични характеристики в схема „общ source“. Някои приложения

12.3 MOSFET полеви транзистор с вграден и индуциран канал.

Статични характеристики в схема „общ source“. Честотни свойства на полевите транзистори.

12.4 Съвременни MOSFET полеви транзистори с увеличена мощност и увеличено бързодействие. CMOS транзистори с приложение в цифровата електроника. Компютърни микропроцесори.

12.5 Съвременни свръх-високочестотни HEMT и rHEMT транзистори – принцип на работа и честотен обхват. Нанотранзистори. Бъдеще на наноелектрониката


Полеви транзистори

Лекция 12

12.1 Полеви транзистори – структура и части на транзистора, съпротивление на канала, класификация в зависимост от начин на управление на тока през канала

Полеви транзистори

Досега разглеждахме биполярен транзистор ВИТ, известен като активно устройство, управляемо с ток (изменение в слабия ток през колектора за сметка на dc напрежението). Съществува и друг тип активни гираменни устройства, управляеми чрез напрежение. Това са клас транзистори (FET – Field Effect Transistors) (вж. схемите долу и означението на отденните електроди, на които запазваме оригиналните названия - source S, drain D, Gate G и канал). Общото в идеята на управление на им е използването на управляващ кондензатор G.



Принципна схема на полеви транзистор с източник S (source), колектор D (drain), канал (channel) и управляващ електрод G (gate) и реализация с ПП структура с n-тип канал



Картинна асоциация на управлението на FET

Картинна асоциация на управлението на ВИТ

Действие на полевия транзистор

Действието на полевите транзистори се основава на следните процеси. Основният процес е, че от S се инжектират носителни от един и същи тип, които се събираят в D. Така в канала между S и D противна силен ток (в случая на p-канал това е електронен ток, при p-канал – дупчетен ток). Въпросът е как да се регулира този ток, за да работи активното устройство в активен или ключов режим, подобно на БИТ.

Долу е дадена формулатата за униполярната проводимост G_{ch} на канала с n-тип носители:

$$G_{ch} = q\mu_n n (A_{ch} / L_{ch})$$

Така ако между S и D е приложено напрежение V_{DS} , благодарение на p-проводимостта на канала преминаващо през него потока електронен ток I_{DS}

$$I_{DS} = G_{ch} V_{DS}$$

който може да се регулира (управлява), като се изменят следните параметри на канала: 1) подвижността на носителите μ_n ; 2) дължината на канала L_{ch} ; 3) площта на напречното сечение на канала A_{ch} и 4) концентрацията на електроните n . Първите два параметъра обикновено са фиксирали; при избора на полупроводниковия материал или при избораната технология. Другите два параметъра могат да се регулират относително лесно в канала и така могат да се създадат два основни типа полеви транзистори:


- 1) Полеви транзистор с управляем канал (чрез изменение на ефективната площ на напречното сечение на канала) (това са JFET и MESFET транзистори – вж. следващата страница)
- 2) Полеви транзистор с изолиран управляващ електрод (чрез изменение на концентрацията на носителите в канала) (това са MOSFET транзисторите – вж. следващата страница)

Класификация на полевите транзистори

Така по начин на управление на тока в канала могат да се класифицират следните три основни типа полеви транзистори:

1. Полеви транзистори с управляващ p-n-преход (JFET – Junction FET). При тях управляващият електрод G предпредставлява р-n-преход, свързан в обратна посока (при p-канал управляващото напрежение е отрицателно $-V_{GS}$). Това са базни нискочестотни високоомни полеви транзистори, които днес практически не се използват
2. Полеви транзистори с изолиран управляващ електрод (MOSFET – Metal-Oxide-Semiconductor FET). Тук управляващият електрод G е изолиран от канала (чело като кондензатор). Управлението става чрез контролиране на концентрацията на носителите в канала с помощта както на положително и/или отрицателно напрежение V_{GS} . Има два основни вида MOSFET транзистори – с вграден канал и с индуциран канал. Използва се и общото название IGFET (Insulated-Gate FET). Това са клас бързодействащи транзистори, използвани в цифровата електроника, логическите схеми и особено в електронните памети.

3. Полеви транзистори с управляващ Schottky-преход (MESFET – Metal-Semiconductor FET). При тях управляващият електрод G представява отново свързан в обратна посока преход, но от Schottky тип (метал-полупроводник). Те са значително по-бръзодействащи и по-високоочестотни (до 40-80 GHz).




Означения на полевите транзистори

Поради по-голямото разнообразие на полеви транзистори, за тях се срещат и повече означения. Част от по-известните са показани по-долу.

Вляво са показани общите означения за JFET и за MESFET, които са базират на управляващ р-n или Schottky преход. Показани за означения за p-типа канал (стрелка на G навътре) и р-типа канал (стрелка на G навън).

По подобен начин се означават и полевите транзистори с вграден и индуциран канал. Има и знак за подложката (от p- или r-типа)




MOSFET транзисторите са евлоционна стълка на ниско-честотни JFET транзистори, към по-високи честоти. Изработването им е относително просто и стабилно на базата на спийаксиалната технология, а управляващият Schottky преход е много по-бръзодействащ. Друго важно обстоятелство е използването на GaAs (вместо Si) за изработка на по-високоочестотни FET транзистори, което позволява по-голяма интеграция, а работната честота лесно стига до ~80 GHz на GaAs-MESFET спрям на Si-BIT. Още по-високи честоти се получават през HEMT и p-HEMT транзистори (описани в лекцията). Цифровите схеми на основата на GaAs MESFET имат 1/3 по-ниска консумация от биполярните ECL (Emitter-Coupled Logic) устройства.

MESFET транзисторите са международно звено от устройства. Те са предложени след ВИТ, през 1960, от E. Labate, D. Kahng и J. Atalla от Bell Labs. Днес има голямо разнообразие от IGFET структури с високо бързодействие, които и до днес са популярни в компютрите, цифровите памети и комуникационните устройства, електроника, а работната честота лесно стига до ~40 GHz на GaAs-MESFET спрям на Si-BIT. Още по-високи честоти се получават през HEMT и p-HEMT транзистори (описани в лекцията). Цифровите схеми на основата на GaAs MESFET имат 1/3 по-ниска консумация от биполярните ECL (Emitter-Coupled Logic) устройства.

MOSFET с вграден p-канал




MOSFET с индуциран p-канал




Технология на полевите транзистори


Показани за примери за структурата на различни полеви транзистори от различен тип, произведени по различни технологии. Всичките са разгледани с повече или по-малко подробности в лекцията.




p-Si JFET транзистор с n-канал



Наноразмерен (10 nm gap) FET за съвременни бързодействащи памети
Сърхвихосочетен свърх-ниско шумящ FET
(Carbon Nano Tube) канал



p-HEMT GaAs хетеропреходен транзистор




Сърхвихосочетен свърх-ниско шумящ FET
с наноразмерен CNT (Carbon Nano Tube) канал

Съвременна наноелектроника

transistors

MOORE'S LAW




Преход от μ -към μ -п-устройства и степен на интеграция по закона на Мюре (емпиричният закон гласи, че за последните 30 години броят на транзисторите в единница площ на един чип се удваюва на всеки 2-3 години, когато се въвежда нова технология. Например, броят на MOSFET транзисторите 45-nm Intel процесор са 2 пъти повече от този в 65-nm процесор).

Действие на транзистор с управляем рp-преход


Ще илюстрираме работата на полевия транзистор в управляем рp-преход. Ако в n-Si кристал се формират два омични контакта – Source и Drain и между тях се подаде напрежение $+V_{DS}$ през p-канала започва да тече нерегулиран ток I_{DS} . В този случаен структура е като обикновено съпротивление R_{ch} на канала и токът зависи от приложено напрежение

$$I_{DS} = G_{ch} V_{DS} = V_{DS} / R_{ch}$$

При наличие на трети електрод Gate, структурата става подобна на ВЛТ. Се като Е (източник на основни носители), D е като C (колектор на основни носители), а G е като В (управление на тока I_{DS}). Тук се появяват различията. Под електродите на G са имплантирани р-области и се образуваат 2 p n-прехода. При подаване на обратни напрежения в p-канала до контакта с p-областите се образува обединени области. Дебелината им може да се регулира с напрежението $-V_{GS}$. По този начин p-каналът на JFET ефективно може да се „стеснява“ и „разширява“ и така да се регулира тока I_{DS} . При определено пратово напрежение $-V_p$ обединените области се делират и каналът се прекъсва, с което спира и токът I_{DS} (вж. и следващите страници).



Запушване на канала



p-прехода при обратно свързване


C, два рp-прехода

Лекция 12

12.2 Действие на полевия транзистор с управляем рp-преход. Статични характеристики в схема "Общ source" . Някои приложения.

Структура на транзистор с управляващ рн-преход

Долу е показано напречното сечение на планарна структура на JFET транзистор с п-канал с управляващ рн-преход. Подобна е и структурата на MESFET транзистора с основна разлика, че самият проводник на G изпълнява ролята на р-областиета, формиращ Schottky преход и вместо рн-преход. И двата типа полеви транзистори, JFET и MESFET, най-често се свързват в схема "общ S" (grounded Source), като на D се подава положително изходно напрежение $+V_{DS}$, а на G – отрицателно входно напрежение $-V_{GS}$ през п-канала започва да тече неизгублиран ток I_{DS} . Полученият канал има дължина L_{ch} а ширината се изменя от W_{ch} до ~ 0 (запущен канал). Приложеното управляващо напрежение $-V_{GS}$ се разпределя между рн-прехода и пада на напрежение върху канала (вж. следващата страница).



Напречното сечение на класически планарен JFET транзистор с п-канал върху р-Si

Сързване на JFET транзистора в схема "Общ Source"

Контрол на ефективното сечение на канала

Подобно на ВЛТ и JFET транзисторът може да контролира тока между източника и колектора (S и D) от състояние на запушване (отсечка) до състояние на насищане – т.е. контрол на т. нар. *активен режим*. На двете фигури долу са представени двете крайни състояния в JFET транзистора: при отпусчен и запущен канал. Те се реализират при две напрежения, подавани на G: отпусване при $V_{GS} \sim -V_P$ и запушване при $V_{GS} = -V_P$ (pinch-off напрежение). Полученият канал има дължина L_{ch} , но ширината му не се оказва равномерна по неговата дължина. Причината е, че разпределението на напрежението V_{pn} върху управляващия рн-преход зависи освен от приложеното напрежение V_{GS} и от пада на напрежението върху съпротивлението на канала

$$V_{pn} = V_{GS} + V_{ch} = V_{GS} + R_{ch} I_{DS}$$

като напрежението V_{ch} се изменя в граници от 0 до $-V_{DS}$ и по-силно отрицателно в областта на D. Така ширината в областта до S е по-голяма от ширината в областта до D, т.е. $W_S > W_D$. По тази причина каналът се "затваря" най-напред в областта на D.

$$V_{GS} \sim 0 \quad G$$

$$V_{GS} \sim 0 \quad G$$

Запущен JFET транзистор


Отпусчен JFET транзистор

Съпротивление на канала и характеристики на JFET

Съпротивлението на п-канала на JFET (като и на MESFET) транзисторите има важна роля в активния режим и за свойствата на усилвателите на тяхна основа. Както бе показано, съпротивлението R_{ch} на п-канала зависи обратно-пропорционално от ефективната площ на напречното сечение на канала на канала A_{ch} :

$$R_{ch} = L_{ch} / q\mu_n n A_{ch}$$


То може да се определи, като се измери зависимостта на тока I_{DS} от напрежението V_{DS} при фиксирано управляващо напрежение $-V_{GS}$ (статична изходна характеристика). По подобен начин това се прави и при ВЛ. Долу е показана примерна зависимост при $V_{GS} = 0$, а до нея – зависимост на R_{ch} от V_{DS} . При напрежение $V_{DS} < |V_p|$ (понеже $V_{GS} = 0$) съпротивлението нараства слабо (омична област), но след запушване на канала (до т. нар. лебаевски радиус на сканиране $\sim 100\text{-}0.1$ μm) цялото напрежение V_{DS} се подава в тясната зона на прекъсване на канала ($10^4\text{-}10^5$ V/cm в pinch-off зоната) и електроните се движат дрейфово със скорост $v_d \sim 10^7$ cm/s. Така при $V_{DS} > |V_p|$ (област на насищане) токът I_{DS} не зависи от V_{DS} а съпротивлението R_{ch} расте линейно. При $V_{DS} > V_{BP}$ настъпва лавинен пробив и R_{ch} рязко намалява



Статични характеристики на JFET

Както и при ВЛ, статичните характеристики на полевия транзистор JFET са важни за определяне на свойствата на усилвателите на тяхна основа. Както бе показано, характеристикиката прехода $I_{DS}(-V_{GS})$ при $V_{DS} = \text{const}$ и изходна $I_{DS}(V_{BS})$ при $V_{GS} = \text{const}$. Показаната характеристика показва, че ток I_{DS} е възможен само $|V_{GS}| < |V_p|$. В определени областта токът I_{DS} е линейна функция на V_{GS} . От тези зависимости може да се определи т. нар. преходна проводимост на транзистора, transconductance (вж. нататък).

Изходната характеристика показва три различни режими на JFET транзистора: омична област, област на насищане и област на лавинен пробив, водещ до силикон и претърпане на транзистора. В омичната област токът I_{DS} зависи от приложеното напрежение $V_{DS} < V_{DS}$ (JFET работи като съпротивление), но в областта на насищане този ток не зависи от V_{DS} , а само от управляващото напрежение V_{GS} (активен режим). От тази характеристика може да се определи изходният импеданс на транзистора в схема Общ S.



Ток в канала в омичен и насищен режим

От характеристиките на предишната страница се вижда, че полевият транзистор има две области на работа като активно устройство: омична област и област на насищане. По-често се налага да се управлява тока в канала само чрез напрежението на управляващия електрод G – тогава се работи в областта на насищане. Обратно, ако се търси контрол основно чрез напрежението на изходния електрод D, тогава работната точка на JFET се позиционира в омичната област. Двете формули, дадени по-долу, отразяват зависимостите на тока I_{DS} от двата важни напрежения V_{DS} и V_{GS} :

$$\begin{aligned} \text{В омичната област} \quad I_{DS} &= I_{DS} \left[-2 \left(1 - \frac{V_{GS}}{V_{GS,off}} \right) \frac{V_{DS}}{V_{GS,off}} - \left(\frac{V_{DS}}{V_{GS,off}} \right)^2 \right] \\ \text{В областта на насищане} \quad I_{DS} &= I_{DS} \left(1 - \frac{V_{GS}}{V_{GS,off}} \right)^2 \end{aligned}$$

Тук се използват известни означения: I_{DS} – ток на насищане при $V_{GS} = 0$ (дава се в електронните каталози) и $V_{GS,off} = -V_P$ – напрежение на запушване (pinch-off) на канала. Това са прости формули за определяне на работните точки на JFET в различните области, като електронните инженери често правят в своята практика софтуерния пакет SPICE или подобни на него. Ясно се вижда нелинейният характер на зависимостите на тока от приложението напрежение. Типични стойности на проектирани параметри за JFET са следните: $I_{DS} \sim 1 \div 1000 \text{ mA}$; $V_{GS,off} \sim -0.5 \div -10 \text{ V}$; $V_{DS} \sim 6 \div 50 \text{ V}$.

Входен и изходен импеданс на JFET транзистор

Morat да се дадат много отличия между биполяренния транзистор ВТ и полевия транзистор JFET. Освен униполюрната проводимост на канала (само 1 или само 0) и управлението на тока "source-drain" чрез напрежение, а не чрез ток, има и много други различия. ВТ се управлява чрез слабия ток на базата, като преходът "база-эмитер" е в права посока. При JFET управляващият ток на "G-канал" е в обратна посока, което води до следните важни особености. Първо, управляващите токове I_{GS} са значително по-слаби от базовите в ВТ; по същата причина входният импеданс R_{in} на JFET транзистора е значително по-висок от този на ВТ. Второ, изходният импеданс R_{out} на JFET също е висок – от поръдъка на няколко-стотин Ω . Той може да се определи от изходната характеристика като

$$R_{out} = \frac{\partial V_{DS}}{\partial I_{DS}} \Big|_{V_{GS}=\text{const}}$$

Причината е, че токът I_{DS} зависи много слабо от приложеното напрежение V_{DS} в областта на насищане (вж. фигураната). V_{DS} е ограничено от невисоко-то напрежение на лавинен пробив V_{B1} , това ограничава захранващите напрежения V_{DD} на D, а от там и на изходните токове на JFET в сравнение с ВТ.

Така и кофициентите на усилване при JFET са малки от тези при ВТ. Накрая, не е маловажен и фактът, че изходният ток е нелинейно зависещ от управляващото напрежение, за разлика от ВТ, където колекторният ток е линеен спрямо базовия.



Преходна проводимост (transconductance)

От преходната характеристика на JFET транзистора $I_{DS} (-V_{GS})$ при $V_{DS} = \text{const}$ може да се определи един важен параметър – преходната проводимост (transconductance):

$$g_m = \left. \frac{\partial I_{DS}}{\partial V_{GS}} \right|_{V_{DS}=\text{const}} \sim 1 \div 10 \text{ mA/V (Si)}$$

Параметърът g_m е важен при използването на JFET транзистор като електронно-управляем резистор R_{DS} с помощта на управляващо напрежение V_c върху G ($V_c = V_{GS}$) (вж. и фигураната)

$$g_m = \left. \frac{1}{R_{DS}} \right|_{V_{DS}=\text{const}} = g_{m_0} \sqrt{\left. \frac{I_{DS}}{I_{DSS}} \right|_{V_{DS}=\text{const}}} \quad \text{където} \quad g_{m_0} = -\frac{2I_{DSS}}{V_{GS,off}}$$




Пример за JFET като електронно-управляем резистор:
 $V_{DD} = 10 \text{ V}$; $R_i = 2 \text{ k}\Omega$; $V_{GS,off} = -5 \text{ V}$; $I_{DSS} = 12 \text{ mA}$;
за $V_c = 2 \div -2 \text{ V} \Rightarrow R_{DS} = 200 \div 500 \Omega$

Пример: JFET усилвател по схема "общ Source"


На фигуранта е дадена една от най-разпространените схеми на усилвател с полеви транзистор в схема "общ Source". Схемата е съвсем подобна на схемата "общ Емитер" с ВТ. Подробно подобни схеми са разгледани в лекцията на електронните усилватели.

Схемата се захранва с един стабилизиран източник $+V_{DD}$. Със съпротивленията R_D , R_S и R_G се осигурява постоянноточкова работна точка на транзистора (като при ВТ). Кондензаторът C_S осигурява високочестотен "байпас" на резистора R_S , който осигурява и обратна връзка по ток с цел температурна стабилизация на схемата в постояннотоков режим. Потенциалът на G се обезпечава постоянно с помощта на резистора R_G . Кондензаторите $C_{1,2}$ са за отделяне на dc от високочестотната съставка на входа и изхода на веригата. Опитайте се да обяснете действието на схемата, както бе направено при ВТ.

Долу е дадена схема за усилването на схемата, която зависи от переходната проводимост на канала g_m и съпротивленията R_D и R_G . Типичната стойност на усилването на схемата с JFET е по-малка от тази на типичен ВТ усилвател, но има значително по-нисък кофициент на шум.



Изходна характеристика



Пример: Source JFET повторителе

Подобно на т. нар. "емитиран повторител" на базата на ВЛТ, може да се конструира "Source повторител" на базата на JFET транзистор. Изходното напрежение се взема от S и затова

$$V_{out} = V_S \approx R_S I_{DS} = R_S g_m (V_{in} - V_S)$$


От израза можем да определим напрежението върху S

$$V_S = \frac{g_m R_S V_{in}}{(1 + g_m R_S)}$$

Понеже при това свързване $V_{out} = V_S$, можем да определим кофициентът на усилване



$$Gain = \frac{V_{out}}{V_{in}} = \frac{g_m R_S}{(1 + g_m R_S)} = \frac{R_S}{(R_S + 1/g_m)} \approx 1$$

При тази схема се избира резистор $R_S \ll R_{Load}$ (R_{Load} – товар на изхода (не е показан на схемата) и затова товарът не влияе практически на работата на схемата. Типично $R_S \sim 200 \Omega$ и $R_S > 1/g_m$. Пради това усилването по напрежение е 0. Тази схема обаче преобразува високия входен импеданс на JFET в относително по-нисък изходен импеданс и затова се използва в схемите за сплескуване на устройства.



Упражнение: Обяснете действието на схемата

Като използвате свойствата на JFET транзисторите и преходната характеристика на транзистора, определете действието на схемата, като променяте управляващото напрежение на входа (на G):



Лекция 12

12.3 MOSFET полеви транзициран канал. Статични индуцирани характеристики в схема "Общ source". Честотни свойства на полевите транзицири.

MOSFET транзицири

MOSFET (Metal-Oxide-Semiconductor FET) транзицири са полеви транзицири, на които управляващият електрод G е отделен от канала чрез изолиращ слой (обикновено SiO_2) (Още IGFET, Insulated-Gate FET). Има два основни типа MOSFET транзицири – с вграден канал (depletion-mode MOSFET) и с индуциран канал (enhancement-mode MOSFET). Характеристиките и на двата типа са много подобри от тези на JFET транзицири и поради това са по-разпространени в съвременните електронни устройства.


Долу са дадени общоприетите означения на двата типа MOSFET транзицири, всеки един с п- или р-канал (със специален символ е означена и подложката):



Означения за MOSFET транзицир с вграден канал




Означения за MOSFET транзицир с индуциран канал




Структура на MOSFET транзисторите

Общото при MOSFET транзисторите е, че управляващият електрод G заедно с подложката (от p- или n-тип ПП) образуваат двата електрода на "управляващ кондензатор". Управление-то се състои в това, че помошта на напрежението V_{GS} между G и подложката (обикновено свързана с заземления S) се увеличава (enhancement) или намалява (depletion) броя на носите-ли в канала (вж. фигурите долу и коментарите по-нататък).




Напречно сечение на MOSFET транзистор с вграден канал



Напречно сечение на MOSFET транзистор с индуциран канал

Преходни характеристики в MOSFET транзисторите



Разликата при двата типа MOSFET транзистори, сравнени с JFET, е знакът на управляващото напрежение V_{GS} . При MOSFET транзисторите с вграден канал подънкият изолиран G и над p-тип подложката (p-Si) се намира n-тип канал (nMOS, както при JFET). При $V_{GS} = 0$ проптича никакъв ток I_{DS} , зависещ от концентрацията на електрони в канала. При $V_{GS} < 0$ транзисторът работи като JFET – зоната в канала обединява на електрони, защото в нея се индуцира положителен заряд (depletion mode). Токът I_{DS} намалява до nulla при критично напрежение на запушване на канала. Обратно, при $V_{GS} > 0$ по индуктивен път зоната в канала се обогатява на електрони (enhancement mode) и токът I_{DS} нараства. При MOSFET транзисторите с индуциран канал при $V_{GS} = 0$ няма ток. При подаване на положително напрежение V_{GS} в слоя под G "се индуцира" канал от n-тип (enhancement mode) и при $V_{GS} > V_P$ започва да теке ток I_{DS} . Следователно, JFET се полагава като само с трилателно напрежение V_{GS} , а MOSFET с вграден канал – както с положително, така и с отрицателно V_{GS} .



Преходни характеристики в MOSFET транзистор с вграден канал

NMOS транзистор – илюстрация на работните режими


За един от най-разпространените днес полеви транзистори – NMOS (MOSFET транзистор с n-тип индуциран канал), са илюстрирани основните етапи на насищане на транзистора и напрежението, при които се наблюдават. Открийте тези състояния върху характеристиките на следващата страница и ги объяснете.



Илюстрация на стадиите на захранване на NMOS транзистор с индуциран канал

Запушване на канала в MOSFET транзисторите

Както и при JFET, така и при MOSFET транзисторите се наблюдава ефект на "запушване" на канала. При MOSFET с индуциран канал е необходимо никакво положително напрежение $V_{GS} \sim V_{th}$, при което да се формира ефективен канал (в случая от n-тип). При MOSFET с вграден канал ток в канала теке и при $V_{GS} \sim 0$, а каналът се запушва при определено отрицателно напрежение $V_{GS} \sim -V_P$, както е при JFET транзисторите. На фигуурите долу във този ефект е показан качествено за по-разпространените днес MOSFET с индуциран канал. Ширината на канала е неравномерна поради наличието на пад на напрежението по дължина му. Нека сега напрежението V_{GS} да е достатъчно високо ($V_{GS} > V_{th}$) и да расте напрежението V_{DS} . При $V_{DS} < V_{DS}(\text{sat})$ то-кът I_{DS} расте (омична област). При $V_{DS} \sim V_{DS}(\text{sat}) = V_{GS} - V_{th}$ настъпва ефект насищане (pinch-off), при което броя на носителни не се променя повече. Ако V_{DS} продължава да расте, електроните се прехвърлят към D чрез екстракция и токът I_{DS} се насища. Ако ΔL е "pinch-off" областта, то при дълъг канал ($L \sim \Delta L$) I_{DS} остава постоянен, докато при къс канал ($L \sim \Delta L$) I_{DS} леко нараства (вж. и следващата страница).



Опушен и запушен канал в MOSFET с индуциран канал


Изходни характеристики на MOSFET транзистори

Показани са качествено съвместните изходни VA-характеристики на два типа MOSFET транзистори. Те дъста индуциран канал в омичен режим приличат на тези на JFET. Разликата се състои в интервал на използваните управляващи напрежения. И тук се наблюдава омична област, която е по-ясно изразена при MOSFET с вграден канал и област на насищане. Вдясно са дадени формулите за тока I_{DS} за MOSFET с индуциран канал в двете области на графиката (формулите за MOSFET с вграден канал са същите, както за JFET).

$$I_{DS} = A_0 [(V_{GS} - V_P) V_{DS} - 0.5 V_{DS}^2]$$

Същото в активен (насищен) режим

$$I_{DS} = 0.5 A_0 (V_{GS} - V_P)^2$$




За MOSFET с индуциран канал

За MOSFET с вграден канал

Осигуряване на работната точка на MOSFET транзистори

Отново е показвана изходна VA-характеристика на NMOS транзистор и прости схема на осигуряване на работния dc режим на транзистора. Като се базирате на познанията си за биполярни транзистори обяснете как се осигурява работната точка на транзистора като усилвател, в коя област се намира и защо?



Проста схема на усилвател с MOSFET с индуциран канал и неговата измерена изходна характеристика

Честотни свойства на полевите транзистори


Честотните свойства на полевите транзистори ще анализираме чрез честотната зависимост на стръмността му $S(f) = \Delta I_{DS} / \Delta V_{GS} \sim 1/g_m$. Тази зависимост може да се представи така:

$$S = S_0 \frac{1}{\sqrt{1 + (f/f_S)^2}}$$

където честотата f_S се дава с израза

$$f_S \sim \frac{1}{t_{ch} + \tau_{SD}} \quad \text{а времената} \quad t_{ch} = \frac{l_{ch}}{V_d} \quad \tau_{SD} \equiv R_{SD} (C_{GD} + C_{GS})$$

Така честотата, до която може да се използва даден FET, зависи от минимизиране на времето t_{ch} за преливане на носителите през канала, и времеконстантата τ_{SD} на общия капацитет между S и D. Поточен анализ може да се направи чрез еквивалентната схема на FET.



Еквивалентна схема
честотна зависимост на $S(f)$


Включване на dc захранването на MOSFET транзистори

Полевите транзистори са активни устройства, с които трябва да се работи с повишено внимание при съхранение, монтаж и запояване. Причината е, че напречуването на статични електрически заряди върху управляващия електрод G (особено когато той е изолиран) може да доведе до пробив на тънкия изолиращ SiO_2 слой и повреда на транзистора. Затова монтажната работа с устройства с полеви транзистори трябва да се извърши върху специална анти-статична подложка, а ръцете на работещия с тях трябва да са заземени чрез антистатични гривни.

Друг начин е схемите с полеви транзистори към управляващия електрод G да се свърза високоомно съпротивление, което не влияе на dc режима на транзистора, но позволява бавна "утека" на статичните токове "на маса". Друг срецан подход е свързването във веригата на G на специален центров диод с номинално напрежение V_Z , по-малко от максимално допустимото, т.е. $V_Z < V_{GSmax}$. Накрая, за по-безопасно включване на захранването на схеми с полеви транзистори (напр. в студентската лаборатория), трябва да се спазва следния ред (за FET с p-канал):

- 1) Заземяване на схемата (S на FET);
- 2) Подаване на отрицателното напрежение ($-V_{DS}$ на G);
- 3) Подаване на положителното напрежение ($+V_{DS}$ на D).

Изключването на напрежението става в обратния ред.



Зашита на MOSFET транзистори от статично електричество


Лекция 12

12.4 Съвременни MOSFET транзистори с увеличена мощност и с увеличено бързодействие. CMOS транзистори с приложения в цифровата електроника. Компютърни микропроцесори.


Двуетайтови и мощнни MOSFET транзистори

Има различни MOSFET структури с различни ефекти върху харктеристиките на полевите транзистори. Така са разгледани мощните FET. Един от вариантите е т. нар. "дву-етайтов" MOSFET (dual-gate MOSFET) – това са два канала един след друг, управлявани от два отделни управявани електрова G₁ и G₂. Основното предимство на тази структура е увеличено изходно съпротивление R_{out} , намаление капацитет C_{DS} и почти двойно увеличение коефициент на усиливане. Подобна е и структурата "finFET", но при нея са намалени ефектите на късите канали и близкия D.

Съвременните мощнни MOSFET транзистори имат вертикална, а не планарна структура (вж. фигураната долу вляво). Вертикалната структура позволява да се подава по-високи dc напрежения и да текат по-силни токове, понеже вертикалният канал е по-дебел и широк. Мощните FET се състоят от множество малки вертикални единични групи S-G-D (много-канални структури, при които синфазните малки токове се сумират в един по-силен). Мощните FET се използват най-често за ниско-волтови (<200 V) клонове, в мощните dc захранвания, dc-dc конверторите, управляващите контролери за мотори и др.



Двуетайтов MOSFET транзистор



Съвременен мощн MOSFET транзистор с квадратни единични клептки (типично до няколко хиляди клептки в един транзистор)

MOSFET интегрални схеми и приложението им

И днес MOSFET се развиват бързо в зависимост от нуждите на съвременната електроника. Особено важно е развитието на съвременните интегрални схеми на базата с полеви транзистори, които се използват най-често в микропроцесорите, микроконтролерите и други цифрови и логически схеми, както и множество аналогови устройства като сензори, сензори за изображения (imagers), аналогово-цифрови и цифрово-аналогови конвертори (A/D и D/A), високо-интегрирани приемно-предавателни комуникационни устройства (transceivers) и пр.


MOSFET транзисторите скоро след появата си през 1960 г. стават предпочтитани в интегралните схеми по много причини. Те имат съществен предимство като сърдечно биполярен транзистор ВЛТ, така и пред полевите транзистори от тип IGBT. Главните им предимства са увеличено бързодействие, по-високо входно съпротивление, по-висок кофициент на усиливане, по-ниски захранвани напрежения, по-ниска консумация и пр.

Другите две важни причини са технологични. Ранната технологична изработка на MOSFET транзисторите е прости: създаване на изолиран слой върху полупроводникова подложка и след това метализация за изграждане на електрода на гейт. По-съвременната технология предполага създаване на по-сложни и по-тъкви слоеве чрез епитетскилно израстване, монтаж в "чисти стап" (clean rooms) за изваждане на по-вътрешното замърсяване, контакта в процеса на фотолитография и планиране на следващите стъпки. Така системата Si-SiO₂ предлага две важни предимства при изработка на различни MOSFET: много ниска производствена цена при едновременно изработка на много интегрални схеми и лесна интеграция. Главно по тези причини MOSFET, особено тези с индуциран канал (enhancement-mode MOSFET) са най-използвани в съвременните интегрални схеми в последните 20-25 години.



Например, микропроцесорът Intel 8086, втраден през 1981 г. в първите персонални компютри, се базира на ранната nMOS-технология на двата типа MOSFET схеми: MOSFET с индуциран p-тип канал (enhancement-mode), използван за бързи ключове и MOSFET с вграден p-тип канал (depletion mode), използвани за електронно-управлявани реистори. Тази и подобни на нея технологии се оказаха изключително ефективни за прогреса на компютърните чипове (вж. по-нататък специален коментар за тях).

Двойнодифузен MOSFET и MOSFET с "плуваш" гейт

Важен проблем при MOSFET транзисторите е увеличаване на тяхното бързодействие. Така са показани никои от ранните технологични решения за ефективно намаляване на площица на електродите на S, G и D и на дължината на G и канала. Много разпространено решение е двойно-дифузния транзистор (DMOS). При него под S се извършва "двойна" имплантация: на p-канал и p⁺-S и така каналът се оказва ефективно много къс. Полобен ефект на скъсен канал се получава и при транзистора с V-образен G (VMOS), изработован чрез микроправиране.



Двойнодифузен MOSFET (DMOS)



V-образен MOSFET (VMOS)

Интересно действие има FAMOS транзисторът с "плуваш" G, който се използва в EEPROM памети за електронен запис и изтряване на цифрова информация. Основното при него е, че G няма изходен електрод, а "плува" в изолираща слой. Действието е следното. В начално състояние под G няма канал и транзисторът е непроводящ (бит "0"). При подаване на положителен импулс на D с голема амплитуда се получава електрически пробив и G се зарежда положително ($V_{GS} > 0$). Така под G се образува p-канал между S и D и се възстанова бит "1", като транзисторът е в проводящо състояние (т. е. бътът може да се "чете"). Това състояние може да съществува дълго и без необходимост от захранване (ток се черпи само при "четене"). "Изтряването" става с UV-ълчи.


MOSFET с "плуваш" G (FAMOS)

CMOS транзистори – свойства и приложения

Днес е известно, че главната причина за успеха на MOSFET е развитието на т. нар. CMOS схеми, цифрови и аналогови (Complementary-symmetryt MOS; F. Wanlass 1967; US Patent 3356888). Названието се свързва с използване на двойка допълвачи се, симетрични MOSFET с p- и n-тип канали в една схема. За пример на фигурата е показан CMOS инвертор. Как работи подобна схема? На двата транзистора се ползват двойка захранвачи напрежения $V_{DD} = 5$ V и $V_{SS} = 0$. pMOS транзисторът има nисък импеданс, ако на входа му има nиско напрежение (0-1.5 V) и висок импеданс, ако на входа за точно обратното. Така, ако на входа A се подаде nиско напрежение, pMOS ще има висок импеданс и ще отведе входно-то напрежение на "земя", а pMOS ще има nисък импеданс и ще отведе висок напрежение V_{DD} на изхода Q. Ако на входа A се подаде високо напрежение, pMOS ще има висок импеданс и ще блокира подаване на високо напрежение V_{DD} към изхода, а pMOS ще има nисък импеданс и ще позволя на изходното напрежение за "отче" на "земя" и на изхода Q да се повиши проводимостта се налага да се използват високо-температурни метали, отложени на горната повърхност на G – W, Ti, Co и напоследък Ni, наречени "силициди", които не променят другите характеристики на poly-Si. Използването на poly-Si като G има и недостатъци. Първо, poly-Si не е добър проводник, както повечето метали (до 1000 пъти по-ниска проводимост даже и при силно легиране). За да се повиши проводимостта се налага да се използват високо-температурни метали, отложени на дебелината на окисния слой SiO_2 до ~1.2 nm (вж. коментар на следващите страници). Тогава възникват нови квантови ефекти и се налага използване на метален G и изолатор с висока диелектрична константа.

Основни предимства на Si-SiO₂ технология (Gate)


Класическата структура на ранните MOSFET транзистори е "метал G, окис SiO_2 и полупроводник Si". Основният критерий за материала на G е неговата добра проводимост. В последните 20-25 години вместо "истински" метал (например алуминий Al) за управляващ електрод G се използва високо-легирания поликристален полупроводник Si (polysilicon), кое то се наложи като стандарт в технологията на полевите транзистори. Има много причини за това. Една от тях е възможността да се регулира отделителната работа на G чрез нивото на легирание на poly-Si (непло, кое то при металите е почти невъзможно). Това позволява да се намали съществено прятовото ниво V_{th} и на двата типа pMOS и nMOS структури (в CMOS транзисторите), използвайки един и същи материал за G, кое то се явява важно технологично предимство. Друго предимство е то, че процесът на отлагане на poly-Si става при относително по-ниска температура от тази на повечето метали. Използването на poly-Si като G има и недостатъци. Първо, poly-Si не е добър проводник, както повечето метали (до 1000 пъти по-ниска проводимост даже и при силно легиране). За да се повиши проводимостта се налага да се използват високо-температурни метали, отложени на горната повърхност на G – W, Ti, Co и напоследък Ni, наречени "силициди", които не променят другите характеристики на poly-Si G, защото са доста отдалечени от контакта със SiO_2 . Следователно проблеми с poly-Si G настъпват, когато се намаляват размерите на транзистора, кое то налага намаляване на дебелината на окисния слой SiO_2 до ~1.2 nm (вж. коментар на следващите страници). Тогава възникват нови квантови ефекти и се налага използване на метален G и изолатор с висока диелектрична константа.



Двата главни типа MOSFET технологии


Проблеми при намаляване на размерите на MOSFET чиповете

Когато размерите на MOSFET транзистора намаляват, изолиращият слой трябва да се прави по-тънък, за да се запазва бързодействието. Ако преди 40 години минималният размер на един полеви транзистор е бил ~10 μm, то днес е вече под 50 nm, или фактор на редукция ~200 (т. е. ако един транзистор от 1969 г. е бил колкото тристаен апартамент, съвременният транзистор от 2008 се събира на една човешка длани). На фигурана долу е дадена графиката на редукция на дебелината на изолиращия слой SiO_2 в зависимост от технологичните генерации на компютърните микропроцесори в последните 10 години. Дотук почти няма проблеми, докато не бе достигнат технологичният минимум от 1.2 nm дебелина на SiO_2 слоя (5 атомарни слоя един върху друг). Тук при 90-nm чип (произведен през 2003 г.) се появява силно следният ефект, показан на фигурата: силен ток на "изтичане" на електрони изолатора поради засилен туннелен ефект. Този ток на "изтичане" е сериозен проблем от енергетична гледна точка, понеже води до увеличаване на напрежението V_{GS} и следователно на консумацията от dc източниците и недопустимо напряване на процесора. За да се решат проблемите с изтичане, G-каналът трябва да се използва по-дебел изолатор t_{is} , но диелектрик с по-голяма диелектрична константа ε, като се запазва постоянно отношението $t_{is}/\epsilon = \text{const.}$




Съвременни MOSFET структури

Преди няколко години компаниите, които произвеждат компютърни микропроцесори (Intel, IBM, NEC и др.), започват сериозно изследване на възможността класическият диелектрик SiO_2 в MOSFET да бъде заменен с материал с по-голяма диелектрична константа ε. Основната причина за това е да се увелеки дебелината на изолиращия слой $C = \frac{\epsilon_0 \cdot A}{t_{is}}$ с цел да се намали тока на "изтичане" от G, но в същото време да се запази V_{GS} като се запази капацитета C на прехода чрез увеличаване на ε (така, че $t_{is}/\epsilon = \text{const.}$). Замяната на силициевия диоксид SiO_2 с друг диелектрик с ε ~ 8-11 не е лесна технологична задача. Кандидатите за подобна замяна трябва да могат да се интегрират лесно в технологичния процес върху Si подложка, да са съвместими с ширината на забранената зона на Si, да са електрически и термично стабилни, с малко дефекти, да образуват изключително гладки повърхности с материала на G и др. Към днешна дата най-добри са материалите, базирани на Zr и Hf циркониев силикат и диоксид (ZrSiO_4 , ZrO_2) и особено хafнийев силикат и диоксид (HSiO_4 , HfO_2) и др. Тези диелектрици се наричат прелиз-зи на атомни слоеве по метод ALD (Atomic Layer Deposition). Проблем е, че с G poly-Si Г не образуват достатъчно гладка повърхност, в неравностите се нарушават електрони и възбуждат "фонони" в Si, които взаимодействват и забавят електроните в канала. Решение е използването на метален G, където по-голямата пътност на носителите "екранира" фононите вибрации и токът в канала тече "по-гладко".




Еволюция на компютърните микропроцесори и технологията

Еволюцията на компютърните микропроцесори е много показателна за стремежа за намаляване на размерите на MOSFET структурите. В последните 25-30 години дължината на канала на MOSFET транзистора на MOSFET структурите намалява - няколко μm до няколко десятици μm . Долу е показван подобрене в монолитен процесор от 45- μm CMOS генерацията са 32- μm чипове като подобрене на "технологията на 45- μm -вия, а в следващите години се очаква повдигане на 22- μm и 16- μm чип. В "тънката карта" на ПП индустрия се предвижда през 2013 г. да се "работи" с 13- μm генерация микропроцесори. До 2003 г. намаляването на размерите чиповете бе свързано главно с подобряване на работата на MOSFET структурите; след 2003 г. това се асоциира и със серийни технологични инновации (вж. предишната страница). Резултатът на размерите на чиповете е че основният цели - повече устройства в по-малка площ и по-брзодействие на чипове. Това означава че искат функционалност, но по-малка площ. Понеже цената на производството на чипове е почти постоянна, това означава, че по-компактните чипове са по-евтини, тий като са повече на брой в един wafer. Важно е, че отбележи, че редукцията трябва да става пропорционално (напр. 0.7) за всички размери: дължина и широчина на канала и дебелина на изолатора. Така създаденният на канала се занавза, но капацитетът намалява 0.7 пъти и брзодействието $\sim 1/\text{RC}$ нараства 0.7 пъти, но трява да се счита и влиянието на корпуса.





45- μm 64-bit двуядрен микропроцесор на Intel Core2 Duo (след 2006 г.); кодово име Penryn; 1.06-3.33 GHz; 533-1600 MT/s; мин. размер 65-45 nm; шир. 1, 2 и 4 (2x2);
название: Allendale, Contoe, Merom-2M, Merom, Kentsfield, Wolfdale, Yorkfield, Pentup



CMOS и CCD – сравнение като сензори за видео изображение

Има още едно много важно приложение на CMOS структурите – използването им за сензори на видео изображения (imagers), където те се състезават с т. нар. CCD сензори (Charge-Coupled Device). И двата типа сензори са "тикселизиращи" (discretized) MOS структури. При осветяване направуват електрически заряд, пропорционален на локалния интензитет на светлината, като по този начин изпълняват ролята устроиства за "пространствен отчет" (Sampling). Когато експозицията присочи, CCD сензорът преобразува заряда от всеки пиксел последователно във времето в напрежение, наричано напр. "видеосигнал". При CMOS сензора преобразуването се предизвиква извън сензора, където се усилва, дигитализира и т. н. При CMOS сензора в техниката на отчитане на фотон в заряд, а заряд – в напрежение, става във всеки пиксел. Тази разлика в техниката на отчитане влияе значително на архитектурата на двата типа сензори, като всеки има своите предимства пред другия. CMOS сензори: по-силен и по-брз отклик; отчитане на реакцията само на част от сензора (windowing); възможност за пре-експониране на част от сензора без влияние на останалата част, по-лесно захранване, по-надеждни са. CCD сензори: 2 пъти по-тъмен динамичен обхват; по-регулярен отчет, особено на тънко; по-добра способност самостоятелно да стапира и спира експозицията. Цената им е практически еднаква.



Класически MESFET транзистори

MESFET транзисторите са високочестотното решение на поливте транзистори. По принцип на работа са подобни на JFET транзисторите, но управляващият переход е от друг тип – "метал-ГП" (Shottky переход). Другата голяма разлика е използването на GaAs вместо Si. Без преувеличение може да се твърди, че през последните 20 години GaAs FET, се превърнаха в доминиращото твърдотлено устройство в микроръчни хибриди интегрални схеми (MMIC's), и дори главно активно устройство (заедно с HEMT и pHEMT транзисторите) в микроръчни интегрални схеми (MMIC's). Основни предимства на GaAs FET са: нисък кофициент на шум, голема интензивност и кофициент на усиливане, много висока гранична честота (типично ~40-80 GHz за FET, ~150 GHz за HEMT), висок изходен импеданс (десетки M Ω) и пр. Към тях трябва да се прибави и ниската им цена, ако се произвеждат в големи серии (под 1\$ за бройка). С тези качества MESFET-транзисторите имат многообразни приложения в дин. съм и mm обхвати: входни усилватели с нисък кофициент на шум (LNA), изходни усилватели с висока мощност (PA), осцилатори, смесители, бързодействащи логически схеми, ключове, фазорегулатори и др.

Да разгледаме сечение на високочестотен GaAs-FET с обозначение на типичните дебелини на отделните слоеве. Структурата съдържа: относително дебела полуизолираща GaAs-подложка, епитаксиален буферен слой и тънък епитаксиален слой с $n \sim (0.8 + 2) \cdot 10^7 \text{ cm}^{-3}$, в който се формира p-канала. Непосредствено под контактите на S и D слоеве са силно легирани през имплантирана на n-носителни, за да се намали сърповидното на канала в неактивните части.

Лекция 12

12.5 Съвременни свръх-високочестотни НЕМТ и pHEMT транзистори – принципи на работа и честотен обхват. Нанотранзистори. Бъдеще на наноелектрониката.

Честотни свойства на MESFET транзистори

Ползвождността μ на носителите в п-канала е относително голяма под действие на ускорявашото поле между S и D, $\mu \sim (3+4.5) \cdot 10^3 \text{ cm}^2/\text{Vs}$. Важен е и типът на използваните метали за контакти: за S и D се използват оловни контакти най-често от Al-Ge, а за Shottky-контакта между G и канала – изпариен Al или Mo. Принципът на работа на високочестотният MESFET е следният: Обратното напрежение $-V_G$ между G и S модулира ширината на обеднената зона под G, а положителното напрежение $+V_{DS}$ между D и S привлича електрони в канала. Ако $|V_{GS}|$ расте, височината на обедната част на канала намалява, а токът и тока I_{DS} се увеличава от напрежението $-V_{GS}$. Следователно в активен режим I_{DS} се управлява от напрежението V_{GS} . При определено гранично напрежение $V_{GS} = V_{th}$ каналът се затваря ($h \rightarrow 0$) и токът $I_{DS} \rightarrow 0$. Обратно, при $V_{GS} = 0$ каналът е максимално отпущен, токът I_{DS} се насища и повече на зависи от приложенного напрежение V_{DS} . Качествена оценка за високочестотните свойства на полевия транзистор може да се получи чрез еквивалентната му схема при слаб сигнал (вж. в края на §12.3) (за активната област на транзистора елементите са оградени с пунктир). Важна характеристика на FET е неговата транзитна честота $f_T = 1/(2\pi t_{ch})$ (дефинирана със кофициент на усиливане по ток $\beta = 1$), която е свързана с транзитното време за преминаване на носителите през канала $t_{ch} = L/v_d$ (L е дължината на канала, близка до широчината на управляемата електрод G, v_d е настичната дрейфова скорост на електроните в канала). За GaAs може да се използва емпиричната формула $f_T \text{ GHz} \approx 38L / \mu\text{m}$. Като допълнителен фактор за ограничаване на транзитната честота f_T може да се прибави и крайната стойност на времеконстантата t_{SD} на сумарния преход SD т.e.


$$f_T = \frac{1}{2\pi(t_{ch} + \tau_{SD})} \quad \text{където}$$

$$\tau_{SD} \equiv (R_G + R_C + R_S) \cdot [C_{GC} + C_{GD} \cdot C_{DC} (C_{GD} + C_{DS})]$$

Следователно, главните условия за поиздаване на честотните възможности на MESFET са намаляване на дължината на канала ($L \leq 0.5 - 0.2 \mu\text{m}$, дори $< 0.1 \mu\text{m}$) и намаляване основно на капацитета C_{GC} на управление Shottky-преход, която по същество са две противоречиви изисквания.

Първи хетеропереходни полеви транзистори – HEMT

При нормалните MESFET транзистори електроните се движат в активен слой, канал от n-GaAs с относително висока концентрация на носителите $n \sim 10^{17} \text{ cm}^{-3}$ (за да има ниско съпротивление). В резултат на това, подвижността на носителите, макар и относително висока при GaAs, е ограничена от ударите и разсейването от юоните на легиранията съставка, които образуват дефекти в кристалната решетка. Този ефект оказва влияние на субмикрометричните структури с дължина на канал на няколко под 1 μm. За да се ограничи ефекта, дебелината на канала също намалява, а оттам и изходната мощност. При HEMT транзисторите се използват полупроводникови структури от различни тип (хетеропереходни полупроводници) за да се "отмести" движението на носителите далеч от областта, където концентрацията на легирани юони е висока. Долу е показана типична структура на AlGaAs/GaAs HEMT транзистор. Различната между слоевете от различен тип да се показва квантовата потенциална яма, където електроните попадат с по-висока вероятност и там се образува гъсто 2D електронен газ. Този слой е много тънък ($\sim 50 \text{ \AA}$) и се намира в областта с нискотемпературен i -GaAs. Понеже вероятността за разseyване тук е значително по-ниска, отколкото в легиранияте части на канала, това води до ефективно нарастване (~ 2 пъти) на подвижността на електроните в слой, откъдето идва названието HEMT транзистори. Този ефект дава две съществени предимства на HEMT пред MESFET транзистори: по-нисък кофициент на шум и по-висока транзитна честота ($f_T \sim 100 \text{ GHz}$).




HEMT AlGaAs/GaAs транзистор

Съвременни pHEMT полеви транзистори

Още по-добри характеристики имат т. нар. "псевдо-морфни" HEMT транзистори – pHEMT. Новото при тях е наличието на допълнителен нелегирани слой i -InGaAs с дебелина $\sim 200 \text{ \AA}$, където се формира околов 4 пъти по-дебел канал с 2D-електронен газ. Освен по-високата подвижност на електроните в този тип полупроводник (още 1.5 увеличение), токът в каналът е по-силен от този при обикновените HEMT транзистори, с което се увеличава кофициентът на усиливане на pHEMT транзисторите и се увеличава значително честотната им лента ($f_T \sim 150 \text{ GHz}, f_{max} \sim 350 \text{ GHz}$).


Днес pHEMT са най-високочестотните полеви транзистори и се използват в свърмените монолитни микропълнови интегрални схеми MMICs, когато са необходими висока работна честота, относително голямо усиливане и широка честотна лента.



pHEMT AlGaAs/InGaAs/GaAs транзистор

Полеви нанотранзистор с CNT канал

CNTFET (Carbon NanoTube FET) днес е един от най-изучаваните полеви "нано-транзистори" от много изследователски групи и компании и е пред комерсиална реализация. CNTFET транзисторите дори и при стайна температура притежават много предимства пред класическите CMOS транзистори, които са все още ключов елемент в съвременните компютри и комуникационни устройства. Отакванията въвеждащо евентуална замяна на CMOS транзисторите с CNTFET транзистори е по същество революционен переход от съществуващата световна силическа технология към т. нар. *възл-гредова технология*. Долу е показана принципната схема и микроскопското изображение на SWCNTFET транзистор с единична стена (Single Walled CNT). Въглеродните nano-трубички с диаметър до няколко nm, имат никаки забележителни електрически характеристики, когато се използват като канал в полевите транзистори. Пълнотността на тока в CNT e $\sim 10^9 \text{ A/cm}^2$ или $\sim 10^3$ пъти по-висока от тази в медта, а динамиката на тока в канала в зависимост от напрежението V_{GS} е огромна ($\sim 10^5$ пъти). Към това може да се прибави високата подвижност на носителите и големият свободен пробег при балистичен транспорт при 20°C ($300 - 700 \text{ nm}$ за полупроводникова CNT и $1000 - 3000 \text{ nm}$ за метална CNT), която е поне три пъти по-голяма от този на най-добра полупроводникова хетероструктура, която прави канала малко-шумящ. Въглеродните nano-трубички CNT имат и висока топлинна проводимост (6600 W/mK), както и механична здравина, на порядъци по-голяма от тази на стоманата (модул на Юнг $\sim 1 \text{ TPa}$).



CNT транзистор (схема и изображение с електронен микроскоп)


Съвременни наноразмерни структури за бързодействащи памети

Какво ще стане след „CMOS ера“ в технологията е тема, по която вече се дебатира усилено.

Става въпрос за нова генерация в технологията на субмикронни елементи под 10 nm. Кандидати за тази нова технология могат да са CNT транзисторите, но още и други устройства. Долу е показано едно истински наноразмерно резистивно устройство, което може да се използва за свръх-бръзка памет.

Това е двуполюсно устройство, което се състои от двойка метални електроди, разделени с тънък (~10 nm) прокал. Пол. действие на управляващо напрежение структурата може да преминава от високо-резистивно в ниско-резистивно състояние благодарение на тунелен ефект през свръх-тънки прокал.

Относителното на съпротивлението в „on-off“ състояние $\sim 10^6$ и остава постоянно доколи след 10^5 цикъла на превключване. Този ефект е наблюдаван най-напред за златни електроди върху SiO_2 подложка. Тази памет е изключително лесно за технологична изработка и е много перспективен кандидат за свръх-миниатюрни и свръх-бръзки електронни памети.



Изображение със сканиращ микроскоп на „on-off“ състояние. Отношението на съпротивлението в „on-off“ състояние е $\sim 10^6$ и остава постоянно доколи след 10^5 цикъла на превключване.

Има ли нови пътища в технологията, освен класическото удъвояване на боря транзистори в чина на всеки 2 години (закон на Moore)?

Законът на Moore не се удъвоява на боря на транзисторите в 1 cm^2 в електронните чипове на всеки 2 години все още е в основата на вече 50-годишна техническа и икономическа революция на този процес. Въпреки еднообразието, за да нараства граница на чиповете, инженерите се оформят вече мнения капацитет и какво може да го замени? Сред изследователите и инженерите на компютърните процесори може да стане и по друг начин, без да е необходимо да се търсят минимални взаимоизменни размери на чиповете. Един от пътищата е използване на т. нар. „memristor“ (memistor, memory resistor). Това е пасивно устройство, но комбинирано с активни може съществено да се подобри работата (каналите и бордът) на транзисторите в чиповете. Нещо повече, memristорът функционира както „синапси“ в пресечните точки на невронната мрежа на човешкия мозък.

Memristорът е предложен от L. Shua като фундаментален пасивен елемент в електрическите схеми през 1971 г., но об създаден като самостоятелно устройство едва през май 2008 г. До този момент биха известни 3 фундаментални пасивни устройства – кондензатор (открит през 1745 г.), съпротивлението (1827 г.) и бобината (1831 г.) вж. Лекция 3). Memristорът е двуполюсно устройство, чието съпротивление зависи от амплитудата и полярността на напрежението и от времевия интервал, в което е приложено. Когато напрежението се изключи, memristорът „запомня“ тази последна стойност на съпротивлението и го призовава при следващото включване, когато и да е то (напр. след ден или година) (свойство, подобно на човешкия спомен). Това поведение на memristора е идеално за постоянна компютърна памет (напр. след изключване на захранването последното състояние на компютъра се възстановява отново следново включване без „save“, „quit“ и др. познати операции при изключване).

Реализация на мемристорна памет



Мислена памет като мрежа на мрежа с „memristori“ в пресечните точки (синапси)

Какво представлява „memristorът“?

Какво представлява „memristorът“? Известните три пасивни елементи (R , L и C и техните рециркуляционни стойности) съзряват по двойки следните физични величини: заряд q , ток i , напрежение v и магнитен поток ϕ . Връзката между v и i – чрез C , а връзката между i и ϕ – чрез L . Илюзия е, че липсващата връзка между заряд q , предвиждащ се през дадена схема, и магнитния поток ϕ , свързан с тази схема, се дава именно чрез съпротивлението на мемристора – т. нар. „memristance“ M или рециркулячната му стойност – „memductance“ W (вж. формулите):

$$v(t) = M(q)i(t)$$
$$i(t) = W(\phi)v(t)$$
 където

$$W(\phi) = \frac{\partial q(\phi)}{\partial \phi}$$

$$M(q) = \frac{\partial \phi(q)}{\partial q}$$

Фундаменталността на елемента „memristor“ се определя от факта, че неговото действие не може да се имитира от съществуващи схеми от съществената вертикална нишка, във всяка пресечна точка на които има memristор. Всеки memristор работи като ключ и може да свърже един хоризонтална със съответната вертикална нишка, ако е в on-състояние то за on/off състояния на memristора се подава отстрани по металните нишки, а не локално в пресечна точка. Самото действие на ключа на TiO_2 като чист изолатор и като добър проводник (с недостиг на O-атоми). Съпротивлението on/off състояние е $10^4:1$, а далено състояние може да се запазва постоянно повече от година.

На фигураната е показана волт-амперна характеристика на memristор. Теоретично тя представлява непрекъсната затворена крива (bow tie) и прилиза на поведението на нелинейен транзистор. Тя показва как memristорът може да работи като ключ. При отначало съпротивлението е високо и при нарастване на напрежението на зрялата пресечна точка влиза бавно. С превишаване на зрялата пресечна точка намалява и токът расте. Ако сега напрежението започне да намалява, поради по-ниското ново съпротивление токът е по-силен. При обратна полярност се случва същото, но в обратен ред. Следователно при положително напрежение memristорът е клуч в on-състояние, а при обратно напрежение – в off-състояние. Разликата между съпротивленията в off/on състояния е огромна (от поне $10^3:1$ до $10^6:1$, вместо класическа от 2:1 до 3:1 за транзисторни клонове в интегрално изпълнение).

Действие на memristорен ключ (май 2008 г.): Това са кубчета с размери до 40 nm от смес на TiO_2 (изолатор) и TiO_{2-x} (почти метал; $x = 0.05$). Размерът на областите се контролира с напрежение: $+V$ (on, проводящ ключ, логическа „1“) и $-V$ (off, непроводящ ключ, логическа „0“)